具 Digital Analog Memory IC Layout2. 熟悉Tool的運用 5.

TV IC 架構設計與 RTL 實現 2. TV SoC 整合 3. Bus 與周邊整合 4. SoC 效能評估與改善

Work location: Chupei/Taipei WiFi MAC/baseband architecture design to fulfill wearable/IOT product requirement

1.熟RS-232/RS-485/RS-422/乙太網路等通訊控制 2.熟SCADA佳 3.有MES經驗佳 4.曾接觸機電整合 5.具備盤體、電路設計和識圖能力 6.具備IOT相關工作經驗，能使用各種傳感器和設備

1.客退品RMA判定、分析、維修與追蹤 2.客訴報告(日語/英語)撰寫與審查 3.RMA會議進度追蹤與整合 4.每週與客戶(日語/英語)討論RMA改善進度 5.支援產線IATF16949稽核 6.有耐心與執行力

1.物聯網感知層及傳輸層新方案設計.2.IOT sensor安裝, 調試.通迅驗證.3.編寫相應的設計報告及技術文檔以及制定系統架構 熟悉傳感器及場景應用, 有物聯網感知層及傳輸層項目開發設計經驗

工作項目：IC layout 應徵條件： 1. 學士以上; 電機工程、電信工程、電子工程、通訊工程等相關科系畢業為主。 2. 具3年以上 IC layout 或相關經驗者為佳。

1.Full customer IC layout. 2.DRC, LVS verification debug.. 3.Whole chip integration & tapeout flow.

1. System boot-up under Yocto Linux or Android. 2. Linux system driver development and porting. 3. 設計系統架構、實現功能模組化，並撰寫技術文件 4. 優化系統效能、解決產品測試與量產問題 ※ 福利制度： 【彈性出勤】全彈性上下班，法定補班日免上班，每年有薪生日假。 【年節福利】三節禮品、生日禮券、婚喪生育旅遊津貼、部門聚餐補助金；每日免費午晚餐，每年免費員工健檢。 【教育訓練】新人訓練、技術講座、休閒旅遊、軟性講座、語文研習班、線上課程、電子圖書館等。 【專業諮詢】EAP員工協助方案、醫師健康諮詢等。

1.負責半導體IC設計、先進封裝技術、CMP製程整合、品質管理 Responsible for semiconductor IC design, advanced packaging, CMP integration

在電控組部門主要工作為開發先進的製程技術、設計自動化生產設備與設備生產資料分析應用，過程會應用到光機電整合的知識、精密的感測器技術的技巧，及透過機器學習，強化IoT的應用，建置出智慧製造的解決方案。

Analog/RF IC layout

工作項目： 負責 Physical design(APR 電機、電子、電機與控制、自動控制、計算機、微電子相關科系畢業為主。

職缺一: 1. 專案功耗計算, 分析低功耗的設計並提出可能的解決方案 2. 跨多個 power domain 規劃, 設計, 和驗證 3. 瞭解完整設計流程和整合流程 職缺二: 1.Timing Sign-off and tapeout 2.Data-in/tape out 完整性,正確性檢查及確認. 3.和Front-end RD and backend-end PD,合作, 確保data-in 及Tape out 的進度 *台北/新竹皆有職缺

具 Digital Analog Memory IC Layout2. 熟悉Tool的運用 5. 可接受外派新竹縣市 6.APR ROUTING ※無經驗可，歡迎相關科系畢業生加入我們的行列※

工作項目： IC Fully Layout. 應徵條件： 1. 大學以上; 電機、電機與控制、電子等相關科系畢業為主。 2.

1. build up verilog testbench 2. fullchip verilog simulation/verification 3. verilog behavior models creation 4. pattern pool coverage raising up

職位描述： 我們正在尋找一位經驗豐富的 Python 開發工程師，專注於物聯網（IoT）和人工智慧（AI）領域的應用開發。

工作項目： 1.Responsible for physical design, including fully custom layout and Auto Placement and Routing. 2.Verification and specification achieved. 應徵條件： 1.大學以上；電機, 電機與控制, 資訊科學, 自動控制, 通訊工程, 電信, 資訊工程, 電子相關科系畢業為主。 2.具相關工作經驗者為佳。 (MD1710005、MD1810021)

積體電路佈局設計 熟悉 Cadence tools, Hercules DRC/LVS, Calibre DRC/LVS 『具工作經驗者，薪資另議』

工作項目： 1. 先進製程標準元件庫電路佈局。 2. 先進製程記憶體電路佈局。 3. 客製化IP電路佈局與實現。 4. Fully Layout environment、flow and utility build-up. 5. In-house PDK development. 應徵條件： 1. 大學或專科以上；科系不拘，電機、電機與控制、電信、電子、資工、資訊相關科系畢業為佳。 2. 具5年以上下列相關經驗者為佳： (1) 熟悉 Virtuoso XL/Laker Layout editor使用。 (2) 具備 Physical verification(DRC LVS)驗證與修正能力，先進製程尤佳。

1. Box PC 系統之散熱模擬 2. 設計整體系統之散熱模組 (CPU/VGA…) 3. 系統量測及資料分析/散熱系統控制/問題解決 4. 新技術與新材料之研發

1. 開發、維護以及改善醫療平板、工控電腦等物聯網相關產品主機板BIOS程式，熟悉Insyde BIOS佳。 2. 導入主機板相關零件控制方法。 3. 負責BIOS程式偵錯與問題解決。 4. 回覆客戶或相關部門BIOS技術問題。 5. 協助FAE（field application engineer）解決問題。 6. 協助撰寫產品規格書及使用手冊。

工作內容： 1.負責網路IC的架構設計與安全分析 2.參與embedded secure boot的開發與驗證 3.協助客戶解決網路安全問題 4.進行車用網路安全相關的測試與驗證 5.瞭解網路攻擊技術與防禦方法

1.Frame layout design and generation. 2.Tapeout data preparation 3.Optical kerf and test mask layout. 4.Kerf layout library maintain. 『具工作經驗者，薪資另議』

1. SoC chip integration from RTL to gate level including timing closure and testability 2. Design methodology and integration flow improvement

1. 處理案子之硬體線路繪製、製作、除錯及測試。 2. 電子電路設計及韌體程式設計。 3. 操作測試設備，並評估元件、模組或系統的正確性和性能。 4. 與機電工程師和其他人員合作、鑑定、確認及解決相關研發的問題。 5. 提供電子方面的技術協助和解決方法。 6. 開發進度訂定、管理與產品規格書編寫。 7. 協助業務單位瞭解客戶需求。 ※ 福利制度： 【彈性出勤】全彈性上下班，法定補班日免上班，每年有薪生日假。 【年節福利】三節禮品、生日禮券、婚喪生育旅遊津貼、部門聚餐補助金；每日免費午晚餐，每年免費員工健檢。 【教育訓練】新人訓練、技術講座、休閒旅遊、軟性講座、語文研習班、線上課程、電子圖書館等。 【專業諮詢】EAP員工協助方案、醫師健康諮詢等。

- IC verification and debug.

工作項目： 1.熟悉CMOS 射頻或類比混合訊號電路設計, 如 PA/LNA/VCO/PLL/LPF…等電路 2.具備RF Transceiver架構及系統知識. 應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 (MD17B0001)(MD17C0025)

類比/混合信號CMOS電路設計