找工作

【職缺一】APR實體設計工程師 1. Working on advanced node design methodology, PD execution and sign-off 2.

負責後段APR flow 3. 需參與團隊, 合作完成專案 4. 需撰寫程式

負責後段APR flow 3. 需參與團隊, 合作完成專案 4. 需撰寫程式

【本職缺僅接受台積電官方網站投遞】 請至台積電官方網站投遞個人履歷表，此職缺履歷登錄網址: https://careers.tsmc.com/careers/JobDetail?jobId=545 Design methodology development

Job function: 1. Work with Digital Design team for Physical Design of SoC chips including top level floor planning, block partition, timing budgeting, power planning, block integration, whole chip timing closure, and tape out. 2. Responsible for physical design methodology research and development. 3. Cross site projects coordination and management. Requirement: 1. MS with 5+ years of experience in Physical Design. 2. Familiar with Unix/Linux environment and scripts. 3. Familiar with ASIC design flow. 4. Familiar with Physical Design EDA tools. 5. Good communication and team working skills. 6. Experience in handling large scale SoC chip implementation is a plus.

Lead APR team on tapeout projects, includes physical design and signoff 2.

3.工作內容： 3.1 Standard Cell, GPIO, SRAM, ROM full custom layout. 3.2 APR physical design including Floorplan

可接受外派新竹縣市 6.APR ROUTING ※無經驗可，歡迎相關科系畢業生加入我們的行列※

工作項目： 負責 Physical design(APR 電機、電子、電機與控制、自動控制、計算機、微電子相關科系畢業為主。

工作項目： IC physical designer (APR) 應徵條件： 碩士以上; 電機工程、電子工程、資訊工程相關科系畢業為主

可接受外派新竹縣市 6.APR ROUTING ※公司福利優無經驗可，歡迎相關科系畢業生加入我們的行列※

擔任 數位IC設計團隊內的 計劃開發與控管工作 (Modem IP project lead) 1.規劃計劃開發的時程 與 檢視人力需求 2.追蹤RTL開發/驗證進度, 前/後段整合開發進度, 與APR

APR flow development. 應徵條件： 1. 碩士以上; 電機工程、電子工程、資訊工程、資訊科學相關科系畢業為主。 2.

APR達成狀況,BOM issue, CTB狀況等, 及時highlight異常； 2.確認客戶新需求達成 (新流程驗證/ 新增產能 ex.

熟悉 IC 後段設計流程, 具相關 APR 經驗者佳. 3. 對於開發及推廣 Physical Design Flow 有興趣者. 4.

高速 CPU synthesis / APR

CPU & GPU Backend Implementation (APR) 2.

CPU & GPU Backend Implementation (APR) 2.

系統晶片自動繞線APR與驗證 5. 數位晶片架構與邏輯設計 6. FPGA設計驗證

熟悉IC後段設計流程, 具相關APR經驗及有興趣者。 c. 對於開發及推廣Physical Design Flow有興趣者。 d. 具程式設計(TCL,Perl,C/C++)能力者佳。

abnormal/unfixable IR violation 3 Develop new IR signoff methodology to be applied during chip synthesis/APR

Cooperating with APR designers for backend timing closure. 4.

Design flows, including APR, EM/IR, Thermal, and SI/PI, enablement. 3.