開發、操作與維護AI模型程式， 3. 收集與驗證產線數據，調優AI模型參數。 4. 對圖像與數據進行分析、加工和處理，以提高AI模型開發成功率。 5.

機器視覺影像處理軟體工程師 1.依據C/C++或C＃程式語言及 Python 基礎，應用於影像處理，圖像識別，機器學習，類神經網路深度學習和機器學習算法開發前瞻視覺檢測系統。

1. 提出系統層次的軟硬體競爭分析 2. 分析系統架構: 從系統效能/功耗/散熱面及跨不同軟/硬體模組 3. 研發次世代系統架構: 提出有競爭力且系統最佳化軟體演算法與軟硬體架構設計最佳方案 1. Propose competitive analysis of system-level SW/HW and applications 2. Research systemic issues from performance/power/thermal analysis cross software and hardware modules 3. Propose competitive analysis, near-optimal software algorithm, and/or hardware suggestion for next-generation system architecture

資深SI/PI工程師 2. 晶片開發, PDN/IR分析 3. DDR 介面SI/PI設計 4. 高速Serdes 介面SI/PI設計 5. 客戶技術支持

開發4/5G專案所需的軟體，提供IC開發所需要的軟體支援，包含系統軟體、網路通訊、應用程式，進行軟體整合驗證與正式發行。

研發深度學習影像分析技術，包含影像特徵分析、物件偵測追蹤與定位、電腦視覺檢測、姿態估測等AI演算法整合開發與優化。 2. 研發生成式AI技術用於動作擴散生成，並開發相關應用系統。

1. SoC chip integration from RTL to gate level including timing closure and testability 2. Design methodology and integration flow improvement

歡迎對生成式AI技術於醫療的應用有熱情、主動學習並適應快速變化的伙伴。 工作內容： 1. 訓練AI模型並應用於影像分析，並轉換為其他開發人員可以使用的API。 2.

由於 先進製程 與 高整合度晶片 需要 較長的研發時間 及 高製造成本, DV (Design Verification) 已成為 聯發科技 晶片開發流程中 不可或缺的一環 .

由於 先進製程 與 高整合度晶片 需要 較長的研發時間 及 高製造成本, DV (Design Verification) 已成為 聯發科技 晶片開發流程中 不可或缺的一環 .

High speed SerDes/PLL design

1. Work on 28nm~7nm design implementation, methodology, and sign-off 2. Perform floorplan, clock planning, place and route, timing closure, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution 1. Work on 28nm~7nm design implementation, methodology, and sign-off 2. Perform floorplan, clock planning, place and route, timing closure, and physical verification 3. Manage schedule, resolve design and flow issues, drive methodologies and execution

能维修保養與操作插PCB零件的立式與卧式插件

1. SOC/IP 整合工作, 從RTL到GDS 2. synthesis / Timing closure

1.廠務系統運轉管理(電力,空調,水,消防,IT機房,中央監控等) 2.廠務系統緊急應變處置 3.廠務系統節能減費持續改善 4.新廠區廠務系統規劃,設計,執行,運轉管理 5.員工在廠務相關方面需求之溝通與滿足 6.上班時段-須輪日班或夜班(19:30-07:30)

參與深度學習模型應用及產品開發完整生命週期。

Bonus: Having publications in well-known NLP/ML conferences, including but not limited to ACL, EMNLP,

In charge of technical program task execution to support team‘s goal

使用機器學習和圖像處理技術設計並開發高效的影像處理算法 2. 優化算法以提高性能、準確性和計算效率 3. 與跨部門團隊協作，將影像處理技術整合到各系統和應用中 4.

1.機台與設備的日常保養與維護 2.機台與設備的故障排除 3.其他主管交辦事項

1.研究與開發機器學習(Machine learning)演算法 2.深度學習(Deep learning)於資料分析與預測模型的建立 3.資料處理,標註與建模 4.AI演算法開發設計運用

負責弱電系統現場施作，監工，維護保養 進而學習監控 / 門禁 / CCTV 系統之規劃設計 願意學習新事務,無經驗可

1.AI影像辨識開發與應用 2.配合AI辨識應用進行資料處理與應用 3.維護與管理AI影像辨識伺服器環境 ※工作地點可選擇 台北市信義區 或 台中市北區 (將於面談時雙方議定)

• 負責 Web 前端元件開發並完成交付 • 與 UI/UX designer 合作，制定使用者介面 • 與 PM 確認系統需求與操作流程，以實作商業邏輯 • 與 Backend engineer 合作，進行 API 整合與開發 • 頁面效能調校、持續更新前端元件架構

1. 架構和數位電路設計 2. RTL實做和驗證 3. SoC chip整合和RTL到gate level實現, 包含timing分析跟量產測試 4. 設計方法和整合流程改善

1.數位晶片設計流程與整合, 包含timing收斂與DFT 2.數位設計流程整合與QC流程優化

熟RTL Design 熟FPGA 開發流程

高速與低功耗GPU實作(P&R), Power/Performance/Area/Schedule改善及FLOW開發 The candidate who fills this position will work closely with GPU hardware designer, IP and flow teams to improve GPU power/performance/area/schedule/yield. Candidate is responsible for all aspects of physical design and implementation of large GPUs which are targeted at the DTV, smart phone markets. Responsibilities include GPU hierarchical physical implementation/coordination (floor plan, block assembly, power/clock distribution, timing closure, power, IR, noise analysis and back-end verification). Also responsible for flow development with focus on improving GPU development schedule, chip cost, chip power, chip performance, yield, and development resources.

1. 研究IP開發測試計畫, 環境, 驗證與除錯. 2. IP開發驗證. 3. 研究分析IP比較與效能評比. 4. 制定IP驗證機制與強化重複性測試環境以提供給產品使用. 5. 負責在計畫時程規劃內完成IP驗證與除錯.

1.顯示器/Branch 產品driver研發 2.Driver porting 與改善driver效能 3.負責Display Port driver開法跟問題排除 4.分析相容性問題