1. 堆疊通道元件(NSFET, CFET, etc.)技術開發及相關製程平台建立。 2. 用於2奈米技術節點以下之晶背供電(BS-PDN)製程技術開發與平台建立。 3. 其他主管交辦事項。

1.先進半導體蝕刻製程設備規畫建置。 2.下世代半導體蝕刻製程技術開發。 3.中心專案計畫所需之各類蝕刻材料製程(IBE/ALE/ICP etching)規劃與執行。 4.半導體元件整合與驗證。

1.具半導體設備機台保養與維修相關經驗者佳。 P.S.有半導體設備機台保養與維修相關實務經驗者(指可以直接進FAB上線工作),方得承認相關年資。

工作項目： Verification for High Speed PHY projects, which includes: 1. Responsibility for test plans, testbench documentation and implementation. 2. Use SystemVerilog language, SVA and UVM methodology for block level verification. 3. Debug tests with design engineers to deliver functionally correct design blocks. 4. Close coverage measures to identify verification holes and show progress towards tape-out. 5. Write scripts to automate routine parts of verification workflow. 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具0~3年下列經驗之一者尤佳： (1) Experience verifying digital logic at RTL using SystemVerilog for FPGAs and/or ASICs. (2) Experience verifying digital systems using standard IP components/interconnects. (3) Experience creating and using verification components and environments in standard verification methodology. 3. Preferred qualifications: (1) Experience with high speed MAC/PHY RTL design or verification. (2) Experience with UVM methodology and coding. (3) Good English verbal communication skills.

下世代半導體記憶體元件CMP製程模組開發 4. 產學界CMP製程合作計畫之執行。 4. 中心專案計畫之CMP製程技術開發。 5. 其他主管交辦事項。

1、駐廠-后里美光晶元廠 2、自動化設備拆機、倉儲設備拆除、軌道拆除、設備拆機作業。 4、無塵室(空調)作業環境，需穿著無塵衣。 5、需配合平日加班 6、可配合週六加班 7、需自備勞安6小時營造業工安証及一般勞工體檢報告（可協助取得)

類神經網路計算的加速演算法設計。 2. 類神經網路模型操作，包括訓練和推論過程，以及資料前處理和後處理。 3. RISC-V 計算架構與指令擴充研究 4.

2.半導體生產設備裝配、保養、校正。 3.協助檢測各類電子產品及設備。 4.更換、修繕零件及簡易故障排除。 5.主管交辦事項。

Key qualifications: 1. MS degree or above with EE or CS background 2. Familiar with SystemVerilog and Verilog 3. Exposure to OVM/UVM/VMM methodology 4. Exposure to constrained-random based verification environment 5. Exposure to create coverage model and drive coverage closure in including code/functional coverage. 6. Be able to develop a test bench from scratch 7. Hands on working experience on unit/block/full-chip level verification 8. Good communication skill 9. Leadership/management experience is a plus. Job descriptions: 1. Plan the verification strategy for SOC projects 2. Hands-on verification task of some of the units 3. Work closely with the design teams. 4. Drive the verification team, problem-solving on day-to-day works 5. Provide the measurable metrics for project leads and upper management. 6. Bug/coverage trend identification. Foresee the possible issues and plan for them. (MD17C0031)

協助(CMOS) MEMS設計模擬、佈局及量測驗證。 2. 協助國內/外晶片下線技術溝通與服務，與新穎微機電製程的技術評估與開發服務。 3. 主管交辦業務。

1. 國際培訓生來台受訓規劃安排 2. 國際培訓生相關課務規劃及開課協調 3. 協助國外旅費行政執行 4. 國際訪團接待之行政事務協助與追蹤 5. 協助國際技術論壇執行相關業務

1. 國際合作事務定期聯繫與推動 2. 國際合作SIG定期會議安排與規劃 3. 國際合作研究計畫案之行政事務協助與追蹤 4. 規劃及舉辦國際技術論壇 5. 外賓洽訪訪綱擬答、聯繫約訪 6. 其他主管交辦事項

受理電路設計領域自費晶片及封裝相關業務 2. 委辦計畫、政策型計畫之晶片下線及封裝業務 3. 配合學校採購案領標/投標/議價/驗收作業 4. 晶片下線客戶使用狀況統計分析 5. 其他主管交辦事項

工研院為廣納多元人才，特別規劃原住民徵才專區，歡迎具原住民身分的您一起加入工研院大家庭！ 1. 視訊硬體IP模組開發。 2. FPGA整合與測試。 ※本職缺依據原住民族工作權保障法，如非具備該身分者，請前往其他職務應徵。 ※屬『定額僱用』員額，歡迎或優先僱用『原住民』，以盡法定義務。

先進製程 IO pad 電路設計, ESD 問題排除. IO pad SI/ PI 分析。 2. 特殊用途/ 規格 IO 的規格分析，電路設計與開發。 應徵條件： 1.

工作項目： 負責數位電路自動繞線工作(P 電機工程、電子工程，電信工程、電控工程、資訊工程、資訊科學、通訊工程等相關科系畢業為主。 2. 熟悉 Synopsys ICC2/PrimeTime, Cadence Innovus/Tempus, Redhawk, Calibre DRC/LVS, TCL/python/Perl。

數位IC設計，包括但不限於: 1. Verilog coding。 2. 數位IC模擬與整合。 3.FPGA 與ASIC合成。 4. 通信系統驗證。

數位設計、模擬與驗證 2. 主管交辦事項

1. Software and GUI development of in-house digital EDA platforms (e.g. early floorplanning, chip integration) 2. Methodology development with AI/ML/DL technologies for digital design exploration & automation 3. Spec collection & consolidation, solution deployment, flow coordination, and project landing engagement & support

1. Software and GUI development of in-house digital EDA platforms (e.g. early floorplanning, chip integration) 2. Methodology development with AI/ML/DL technologies for digital design exploration & automation 3. Spec collection & consolidation, solution deployment, flow coordination, and project landing engagement & support

支援產品線 IC 驗證計劃 工作地點：台南科學園區 應徵條件： 1. 大學、碩士以上；電機、電機與控制、資訊科學、自動控制、通訊工程、電信、資訊工程、電子、動力機械相關科系畢業為主。 2.

1. 國際課程規劃與聯繫 2. 國際課程課務及庶務執行 3. 協助中心課程地圖規劃，與大學課程對接洽談安排 4. 中心活動支援 5. 其他主管交辦事項

1. 廠務改善專案協助進度管理。 2. 協助保養材料進/出管理。 3. 報表分析及協助文書作業。 4. 其他主管交辦事項。

工作項目： AFE(PLL/ADC/DAC)量測。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程等相關科系畢業為主。 2. 具4年以上生醫相關工作經驗者為佳。

2.有影像處理、TV IC與IP開發和STB開發相關工作經驗者為佳。 3.須具備電腦C語言之技能。 (MD1330009)

工作項目： 1.AI 影像演算法以及應用演算法開發 2.IC規格開發與驗證 3.Firmware撰寫 應徵條件： 1.

工作項目： SoC Physical Design 應徵條件： 1. 碩士以上;電機工程、電子工程、資訊工程相關科系畢業為主。 2. 具0年以上或2至3年相關經驗者為佳。 (MD1840015)

3.化合物半導體相關計畫執行。 4.主管交辦事項。

半導體材料合成及性質鑑定

無經驗可，惟具 EDA tool development, IC Physical implementation, IC digital design and APR相關經驗者尤佳。