工作項目： 1、ADC design 2、DAC, TX class AB output, line driver design 3、Automotive IP development 4、Automotive project leader

工作項目： 1.熟悉CMOS 射頻或類比混合訊號電路設計, 如 PA/LNA/VCO/PLL/LPF…等電路 2.具備RF Transceiver架構及系統知識. 應徵條件： 1.碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 (MD17B0001)(MD17C0025)

工作項目： 1. RMA, HTOL問題協助排除。 2. ESD/EOS可靠度問題協助排除。 3. power/PCB ESD相關 SI/PI分析 (Cable ESD)處理。 應徵條件： 1. 碩士以上；電機電子相關系所畢業為主；曾修習電子電路設計、半導體物理、元件物理課程。 2. 具2年以上半導體可靠度相關經驗者為佳。 3. 具處理 IC ESD or System ESD問題處理經驗者尤佳。

工作項目： 負責Serdes PHY與PCIe/SATA PHY的開發與維護工作。 應徵條件： 1. 碩士以上；電機、電機與控制、電信、電子相關科系畢業為主。 2. 具USB、SATA、PCIE、HDMI、DisplayPort等APHY相關電路設計經驗者為佳。 (MD17C0009)

工作項目： 1. 切換式電源穩壓器設計。 2. 線性穩壓器設計。 3. 充電器設計。 應徵條件： 1. 碩士以上; 電機、電機與控制、自動控制、 通訊工程、電信、電子科系為主。 2. 具 SIMO/Fast transient response/Low quiescent current/High PSRR設計經驗者尤佳。

工作內容： 開發生醫感測器及周邊類比電路 徵才條件： 1. 碩士以上，具低雜訊低功耗類比電路設計經驗 2. 有SDM電路經驗尤佳

☑️電路設計與分析 (1)依據車輛規格設定之子系統規格原理進行整車車輛電路設計，包括主電源系統、充電系統、動力與車輛控制相關系統等。 (2)進行電路分析、仿真和驗證，確保設計滿足性能、效率和安全標準。 ☑️電路圖紙製作 (1)製作電動巴士電路的詳細圖紙和文件，包括原理圖佈局。 (2)確保圖紙符合公司內部標準和行業規範。 ☑️技術支持與問題解決 (1)提供技術支持，解決在設計和製造過程中遇到的電路相關問題。 (2)與其他團隊協作，解決集成和測試階段出現的問題。 ☑️產品改進和創新 (1)參與產品改進和創新項目，提出並實施新的電路設計方案。 (2)評估新技術和材料，以提高產品性能和成本效益。

記憶體power system 設計 『具工作經驗者，薪資另議』

記憶體Receiver 和 OCD (I/O 電路) 設計

1.類比電路設計 2.撰寫類比電路設計報告

應徵條件： 1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信、電控、資工及通信等相關科系，並具下列任一條件者佳： a. 熟悉CMOS元件特性。 b. 熟悉SRAM/其他記憶元件特性。 c. 熟悉Hspice, Hsim等simulation tool, Virtuso, Laker等layout tool. d. 對SRAM/其他記憶體電路設計、測試與生產有興趣者。

應徵條件： 1. 瑞昱強力招募(1)114年度研發替代役及(2)預聘114年應屆畢業之碩士、博士生。 2. 碩士以上之電子、電機、電信等相關科系。 a. 對RF IC設計有興趣者。 b. 熟CMOS/SiGe RF設計及通訊系統經驗尤佳。

(1)測試設備(機台)研發:(2)電子電路設計:(3)軟硬體整合測試

1. 熱像感測器類比前端讀取電路模擬/設計/量測及驗證 2. 低功耗低雜訊類比前端電路設計

職務說明： 1. Knowledge of micro-electronic engineering such as MOS I-V curve, op-amp operation point definition, semiconductor physics 2. Knowledge of audio application such as amplifier, DAC, ADC, etc. 3. Green hand of graduate school student who is major in electronic engineering is welcome

1. 協助開發高速序列基頻晶片，並能獨立閱讀相關協定文件及規劃電路架構。 2. 協助建置及驗證FinFET混訊設計環境。 3. 其他臨時交辦事項。

1. 高速data converter (ADC/DAC)設計驗證 2. FinFET data converter、SerDes、PMIC等電路設計驗證 3. 其他臨時交辦任務

1.科系：碩士，電機電子、資工相關系所。 2.班制：常日班。 3.工作內容： 3.1 Standard Cell, GPIO, SRAM, ROM full custom layout. 3.2 APR physical design including Floorplan, Power Plan, IR drop analysis, Placement, CTS, Route, Timing analysis. 3.3 Physical Verification, including DRC/LVS to tape-out. 4.說明： (1)請於履歷表中註明論文主題(方向)及所學專長。 (2)請檢附學士(含)以上之成績單。 5.需求技能： 5.1 有IC layout 經驗佳 5.2 熟悉 Laker, Calibre tool 佳 5.3 熟悉程式語言設計尤佳, eg: Python; TCL…等

1. 類比IC設計 2. 電源管理IC或ADC/PLL/Serdes類比電路整合及下線

Power management IC design Audio IC design Data converter IC design high speed serdes IC design

類比/混合信號CMOS電路設計

MTK電源管理部門設計設計電源管理IC及電源管理單元以滿足各式各樣智慧手機, IOT, 車用, 以及ASIC的需求. 職缺包含: 1. DC-DC 轉換器 2. 線性電壓調節器 3. 切換電壓調節器

生醫訊號感測類比電路設計, 系統設計及驗證

RFFE engagement with 3rd party to identify Adv. RFFE technologies— including cellular and WiFi

• You will work as part of analog project management team and work closely with SoC Integration teams responsible for enabling on-time silicon to meet aggressive product schedules. • Multi-task skills will be key to lead several tasks of project at a time. • Track and drive resolution of technical issues between multi-functional teams including Design, Verification, Validation, Process Technology, Packaging, Quality and Reliability, System Hardware and Application. • Convert data into a clear story to communicate to partners and organizations at all levels. • Pull together regular project status presentations for executive leadership review. • Identify risks, develop mitigation strategies and facilitate conflict resolution. • Collaborate with software/hardware teams for silicon validation of analog IPs • Deliver highly focused and detailed issue reporting, bug tracking and communication of risks and status

1) 開發針對本公司晶片設計所使用的EDA工具,工作內容包含:需求分析,演算法設計,資料處裡,與使用者介面設計 2) 推廣與嵌入新的流程到未來開案的晶片,目標是提升晶片開發的效率與品質 3) 透過設計演算法或以AI技術來定義與解決IC設計流程遇到的難題

1. FinFET 混訊電路(DAC、ADC等)架構評估。 2. FinFET 混訊電路(DAC、ADC等)電路模擬、設計及量測。 3. 其他臨時交辦事項。

1. 類比/數位電子電路設計 2. MCU/FPGA firmware 撰寫與維護 3. 產品設計與應用之相關技術文件編寫 4. 電路/系統查修與改善優化

工作項目： 投入10G/2.5G/Giga ETN及10G laser driver類比電路開發工作 應徵條件： 碩士以上;電機工程、電信工程、電控工程、電子工程相關科系畢業為主 熟悉PLL , ADC , DAC , PGA/CTLE 者尤佳

工作項目： 1. 先進製程 IO pad 電路設計, ESD 問題排除. IO pad SI/ PI 分析。 2. 特殊用途/ 規格 IO 的規格分析，電路設計與開發。 應徵條件： 1. 碩士以上；電機電子相關系所畢業，曾修習電子電路設計。 2. 工作經驗：具備GPIO或DDR IO 電路設計經驗為主, 若有半導體物理, ESD/Latch-up 問題處理經驗尤佳。 3. 年資不限, 有經驗優先考慮。