1. build up verilog testbench 2. fullchip verilog simulation/verification 3. verilog behavior models creation 4. pattern pool coverage raising up

1. SoC chip integration from RTL to gate level including timing closure and testability 2. Design methodology and integration flow improvement

熟RTL Design 熟FPGA 開發流程

1. Architecture design and RTL implementation of Camera system 2. Verification of Camera system

工作項目： 1.熟悉CMOS 射頻或類比混合訊號電路設計, 如 PA/LNA/VCO/PLL/LPF…等電路 2.具備RF Transceiver架構及系統知識.

類比/混合信號CMOS電路設計

DRAM circuits design

具備以下任一工程能力： (1) 參與過 data bus access/arbitration相關控制電路設計。 (2) 參與過影像處理相關控制電路設計，並具備相關演算法有一定基礎知識。

工作項目： DDR3/DDR4/LPDDR3/4 memory control數位電路設計。 應徵條件： 1. 碩士以上。 2. 具1年以上 DDR memory control開發相關經驗者為佳。

熟悉Digital IC design flow、RTL coding 3.

具 HS/SERDES/DSP相關電路設計經驗者尤佳。 3. 具 design verification經驗者尤佳。

具3年以上數位IC 相關經驗者為佳。 (MD1720006)

三年以上高壓元件或電力電子相關技術領域設計經驗者佳。 (MD1790005)

協助IC設計前後段流程。 4. 協助IC驗證流程。 應徵條件： 1. 學士以上; 電機工程、電信工程、電控工程、電子工程、資訊工程、資訊科學、自動控制、通訊工程相關科系畢業為主。 2.

工作項目： 1. 投入wifi 11ax類比電路開發工作。 2. 投入10G Base-T及2.5G Base-T類比電路開發工作。 3. 投入Long Distance Ethernet類比電路開發工作。 4. 投入Giga automotive類比電路開發工作。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程相關科系畢業為主。 2. 有 ADC/DAC/PLL經驗尤佳。

工作項目： 1.高速 PLL 與 Serdes 的類比電路開發工作。 應徵條件： 1. 碩士以上，研究題目為PLL或 Serdes相關領域者佳。

工作項目： Microprocessor design. Desired skills and experience includes: 1. Knowledge of DSP, microprocessor and computer architecture fundamentals. 2. Experience in RTL design and ability to make trade-offs between power, performance and area appropriately. 3. Experience in the microprocessor design cycle: initial concept, micro-architecture, implementation, verification, documentation and support. 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者尤佳。

[職缺一] 1.IC 整合 2.IC設計整合流程改善 3.

RF Transceiver設計。 2. LNA/Mixer/PA/VCO設計。 3. RF Frequency Synthesizer設計。 4. PGA/LPF設計。 5.

• 負責USB3/USB4 IP開發 • 負責PCIe IP 開發 • 具Serdes design經驗者佳

工作項目： RFC DSP or High speed PHY相關設計。 應徵條件： 1. 碩士以上; 電機工程、電信工程、電控工程、電子工程、動力機械、自動控制、通訊工程等相關科系畢業為主。

DRAM數位邏輯電路設計 『具工作經驗者，薪資另議』

負責手機通訊系統中的Digital Front End數位電路設計，包含 1. 接收端 DFE filter 設計 2. 接收端 DFE window/timing 控制設計 3.

Digital IC design. 2. Chip Integration. 3. FPGA verification. 應徵條件： 1.

工作項目： Switch/PON 數位IC設計 應徵條件： 1. 碩士以上，電機工程、電信工程、電子工程、通訊工程相關科系畢業為主 2.

具4年以上 DDR3/4/5 or LPDDR4/5 PHY設計等相關經驗者尤佳。

工作項目： Audio/Speech signal processing(Algorithm), Architecture Design and RTL Coding. 應徵條件： 1. 碩士以上; 電子、電機、資工、電信、電控、資科等相關科系畢業為主。 2. 具相關工作經驗者為佳。

職務說明： 1. Knowledge of micro-electronic engineering such as MOS I-V curve, op-amp operation point definition, semiconductor physics 2. Knowledge of audio application such as amplifier, DAC, ADC, etc. 3. Green hand of graduate school student who is major in electronic engineering is welcome

1. 10G/5G/2.5G Ethernet MAC/ BASET PHY開發 2. 訊號處理與通訊演算法實現 3. 系統整合與驗證

具2年以上數位IC設計相關經驗者為佳 (MD1880018)