職缺描述
1. Perform PMIC/SerDes circuit verification using advanced verification methodologies 2. Analog/Mixed-Signal circuit verification methodology / flow development. 3. Analog/Mixed-Signal circuit behavior model(Verilog-A/Verilog/SV) creation
收合內容
工作內容
工作待遇
面議 (經常性薪資達4萬元或以上)
查看薪資水平
職務類別
數位IC設計工程師
工作性質
全職
工作時間
日班
工作地點
新竹市東區篤行一路1號
要求條件
學歷要求
碩士
科系要求
不拘
工作經驗
不拘
外語能力
不拘
工作技能
不拘
附加條件
Familiar with Cadence’s full custom design flow. Familiar with circuit verification/analysis tool (e.g. Spectre/SpectreX/XA) Familiar with PMIC or Serdes or RF deisgn is a plus Familiar with Perl/TCL/C/Python is a plus Familiar with Verilog/Verilog-A/Verilog-AMS/SystemVerilog is a plus Familiar with Cadence/Synopsys AMS platform is a plus. Familiar with Machine learning is a plus
展開全部
歡迎身份
應屆畢業生
歡迎所有求職者 、
公司資訊
聯絡資訊
聯絡人員
林小姐
備註
意者請至公司網站登錄履歷(http://careers.mediatek.com/eREC/?langKey=zh-TW)，網站登錄之履歷將優先處理。 公司網站與1111請擇一入口投遞履歷，切勿重複傳送，以免延誤審閱速度。另外為維護個人權益，請您填寫電子郵件地址時，以個人帳號為主，勿留目前任職公司之帳號，以利後續連絡事宜，謝謝您的合作！
1111人力銀行提醒您
履歷關閉狀態，仍可投遞應徵！準時面試勿失約，務必留意自身求職安全！
五不原則：不繳錢、不購買、不辦卡、不隨意簽約、證件不離身。
三要原則：要陪同、要確定、要存疑。
不要到非公司或地區偏遠的地點面試。
不要因為急於找到工作，而將提款卡、帳戶、存摺及密碼等資料交給他人。
如遇任何求職詐騙，請勿進行求職面試並與警方反詐騙專線165聯繫。
如發現公司或職缺有疑慮，請即時向 1111 回報／檢舉。
應徵小提醒
致電給人資時，別忘了提到您是從1111看到此工作喔！
有什麼好處