職缺描述
工作項目: 大型聯網多媒體SoC整合 應徵條件: 1. 碩士以上,電機工程、電信工程、電控工程、電子工程、自動控制相關科系畢業為主 2. 熟悉Digital IC design flow、RTL coding 3. 熟悉EDA工具:ncverilog, PrimeTime, Design Compiler NXT, LEC, MS-office 4. 具3年以上3年以上相關IC designer工作經驗,如RTL design, verilog simulation, circuit debug, formal check, synthesis, STA等相關經驗者佳 5. 具SoC integration相關經歷者佳
收合內容